募集要項 | |
---|---|
職種 | 論理回路設計・検証(宇都宮市) |
給与 | 月給 a 基本給(月額平均)又は時間額 200000円~280000円 b 定額的に支払われる手当 職務担当手当 120000円~170000円 a + b 320000円~450000円 c その他の手当等付記事項 資格手当 2000~50000円 家族手当 10000~20000円 住宅手当 家賃6割会社負担 別途 残業代全額支給 別途 交通費支給 |
仕事内容 | 通信機器のFPGA論理回路設計・検証業務に従事頂きます。 開発言語:Verilog-HDL シュミレータ:ザイリンクス社 ツールは問いませんので、半導体開発業務の経験のある方を歓迎いたします。 |
就業時間 | 1)09:00~17:45 |
休憩時間 | 45分 |
就業場所 | 栃木県 宇都宮市 |
沿線 |
待遇・福利厚生 | |
---|---|
休日 | 日 祝 他 |
週休二日 | 毎週 会社カレンダーに準ずる ・年末年始 ・GW ・夏季特別休暇 |
年間休日数 | 115日 |
加入保険等 | 雇用 労災 健康 厚生 退職金制度:あり 勤続3年以上 |
通勤手当 | 実費支給 上限あり 月額:30000円 |
応募情報 | |
---|---|
採用人数 | 1人 |
必要な資格 | 不問 |
必要な経験等 | 半導体開発経験(年数不問) |
企業情報 | |
---|---|
事業内容 | 開発業務を中心に、メカ・エレキ・ソフト・化学分野において大手メーカーと多数取引しております総合技術サービス企業です。 (派)14-301502 |
従業員数 | 企業全体:170人 うち就業場所:1人 うち女性:0人 うちパート:0人 |
お仕事No:10020-15962291
この求人に応募する